数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版

梢侥膛夯檄金随丸都倦鞍冯藐

第二章 数制与编码 第1、2章单元测验

1、 问题:十进制数 120 对应的二进制数是：
选项：
A:111000
B:1111000
C:1110110
D:1111010
答案: 【1111000】

2、 问题:十进制数 16.68 对应的十六进制数是：
选项：
A:10.BA
B:12.CD
C:11.EF
D:10.AE
答案: 【10.AE】

3、 问题:十进制数 38.75 对应的8421BCD码是：
选项：
A:111000.01110101
B:00111000.01110101
C:111000.01010111
D:00110111.01100100
答案: 【00111000.01110101】

4、 问题:十进制数 +45 对应的二进制补码是：
选项：
A:10101101
B:00010110
C:00101101
D:10110110
答案: 【00101101】

5、 问题:十进制数 -47 对应的二进制补码是：
选项：
A:11010001
B:11010101
C:11010011
D:10100110
答案: 【11010001】

6、 问题:十进制数 178.5 对应的余3码是：
选项：
A:000101111000.0101
B:010001111000.0101
C:010010101011.1000
D:010010101110.1001
答案: 【010010101011.1000】

7、 问题:十进制数 22.37 对应的二进制数是：
选项：
A:10110.0101111
B:10010.01011
C:10110.11010
D:10010.010110
答案: 【10110.0101111】

8、 问题:二进制数 100110.11 对应的十六进制数是：
选项：
A:92.3
B:26.6
C:46.3
D:26.C
答案: 【26.C】

9、 问题:二进制数 01000010 对应的格雷码是：
选项：
A:10001100
B:01110011
C:01100011
D:10110011
答案: 【01100011】

10、 问题:二进制数 101111.0111 对应的八进制数是：
选项：
A:233.23
B:57.34
C:274.26
D:236.34
答案: 【57.34】

11、 问题:两个二进制数 的补码相加，有溢出的是：
选项：
A:01001110+00100011
B:01000011+01001000
C:11010111+11001000
D:10101111+11001111
答案: 【01000011+01001000;
10101111+11001111】

12、 问题:与模拟电路相比，数字系统的优越性主要体现在：
选项：
A:稳定可靠
B:精度更高
C:易于设计
D:速度更快
答案: 【稳定可靠;
精度更高;
易于设计】

13、 问题:构成数字电路最基本的器件主要有：
选项：
A:加法器
B:门电路
C:触发器
D:计数器
答案: 【门电路;
触发器】

14、 问题:数字设计的层次主要有：
选项：
A:IC 制造过程级
B:晶体管级
C:门电路结构级
D:逻辑设计级
答案: 【IC 制造过程级 ;
晶体管级;
门电路结构级;
逻辑设计级】

15、 问题:二进制加法运算包含的输入、输出变量有：
选项：
A:进位输入: C in
B: 进位输出 C out
C: 本位差: D
D: 本位和: S
答案: 【进位输入: C in;
进位输出 C out ;
本位和: S】

第三章 数字电路 第3章单元测试

1、 问题:使用片内基本单元实现逻辑函数 y=a+b.c’ 需要使用多少个最小晶体管
选项：
A: 6
B: 10
C: 14
D:18
答案: 【18】

2、 问题:若假设最小晶体管栅极电容导致的时间延迟为1，使用片内基本单元实现逻辑函数 y=a+b.c’ 时，当信号从c到y的传递延迟时间为
选项：
A:6
B:8
C:10
D:12
答案: 【8】

3、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第1张
选项：
A: y=a.(b+c)’
B: y=(a.(b+c))’
C: y=a+b.c’
D: y=(a+b.c)’
答案: 【 y=(a.(b+c))’ 】

4、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第2张
选项：
A: y=(a+b).(c+d)
B:y=(a.b+c.d)’
C: y=a.b+ c.d
D: y=((a+b).(c+d))’
答案: 【 y=(a+b).(c+d) 】

5、 问题:在5V电源条件下，若电平容限为0.5V，考虑对等性设计指标，采用开路门设计的反相器使用的最小晶体管数量为采用CMOS结构设计的多少倍
选项：
A: 0.5
B: 2
C: 5
D:10
答案: 【 5】

6、 问题:电路结构如图所示，该电路是  数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第3张
选项：
A: INV
B: NAND2
C: BUFFER
D: OR2
答案: 【 BUFFER 】

7、 问题:电路结构如图所示，该电路是  数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第4张
选项：
A:AND2

B:NAND2

C: BUFFER

D: NOR2

答案: 【 NOR2】

8、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第5张
选项：
A: y=a+b+c
B: y=(a+b+c)’
C:y=a.b.c
D:y=(a.b.c)’
答案: 【y=(a.b.c)’】

9、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第6张
选项：
A:y=a.b+c
B: y=(a.b+c)’
C: y=a+b.c
D: y=(a+b.c)’
答案: 【 y=(a.b+c)’ 】

10、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第7张
选项：
A: y=a.(b+c)
B:y=(a.(b+c))’
C: y=a+b.c’
D: y=(a+b.c)’
答案: 【 y=a.(b+c) 】

11、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第8张
选项：
A: y=(a+b).(c+d)
B: y=(a.b+c.d)’
C: y=a.b+ c.d
D:y=((a+b).(c+d))’
答案: 【y=((a+b).(c+d))’】

12、 问题:下图逻辑单元实现的功能为 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第9张
选项：
A:y=(a+b).(c+d)
B: y=(a.c+b.d)’
C: y=a.b+ c.d
D: y=((a+c).(b+d))’
答案: 【 y=(a.c+b.d)’ 】

13、 问题:当电源为5V时，若CMOS反相器的输入电压为2V，输出电压的可能值为
选项：
A:1V
B:2V
C:3V
D:4V
答案: 【4V】

14、 问题:当电源为5V时，若CMOS反相器的输入电压为3V，输出电压的可能值为
选项：
A:1V
B:2V
C:3V
D:4V
答案: 【1V】

15、 问题:当电源为5V时，若CMOS缓冲器的输入电压为2V，输出电压的可能值为
选项：
A:1V
B:2V
C:3V
D:4V
答案: 【1V】

16、 问题:当电源为5V时，若CMOS缓冲器的输入电压为3V，输出电压的可能值为
选项：
A:1V
B:2V
C:3V
D:4V
答案: 【4V】

17、 问题:若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则高电平噪声容限为
选项：
A: 0.5V
B:1.1V
C: 2.1V
D: 3.2V
答案: 【1.1V 】

18、 问题:若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则低电平噪声容限为
选项：
A:0.5V
B: 1.1V
C: 1.6V
D: 3.2V
答案: 【 1.6V 】

19、 问题:设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则高电平驱动能力为
选项：
A: 20
B: 14.7
C: 13.3
D: 22
答案: 【 13.3 】

20、 问题:设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则低电平驱动能力为
选项：
A: 20
B: 14.7
C: 13.3
D: 22
答案: 【 22】

21、 问题:设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则NMOS导通电阻为
选项：
A: 220
B: 275
C: 200
D: 250
答案: 【 220 】

22、 问题:设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则PMOS导通电阻为
选项：
A: 220
B: 250
C: 270
D: 290
答案: 【 250 】

23、 问题:对简单逻辑单元的集成通常称为
选项：
A:LSI
B: MSI
C: SSI
D: VLSI
答案: 【 SSI 】

24、 问题:对常用功能运算单元的集成通常称为
选项：
A:LSI
B: MSI
C: SSI
D: VLSI
答案: 【 MSI 】

25、 问题:片上复杂系统SOC的设计通常属于
选项：
A: LSI
B: MSI
C:SSI
D:VLSI
答案: 【VLSI 】

26、 问题:采用FPGA进行复杂数字系统的可编程设计通常属于
选项：
A: VLSI
B: MSI
C:SSI
D: LSI
答案: 【 VLSI 】

27、 问题:在片内CMOS单元中，从输出到电源的某条支路上存在3个MOS器件，需要使用多少个最小晶体管
选项：
A:3
B:6
C:9
D:12
答案: 【9】

28、 问题:在片内CMOS单元中，从输出到地的某条支路上存在4个MOS器件，需要使用多少个最小晶体管
选项：
A:16
B:12
C:8
D:4
答案: 【16】

29、 问题:INV的成本约为标准门的
选项：
A:一半
B:三分之一
C: 四分之一
D: 五分之一
答案: 【三分之一 】

30、 问题:若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第10张
选项：
A:400
B: 1000
C: 2000
D: 4000
答案: 【 2000 】

31、 问题:若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第11张
选项：
A: 1000
B: 100
C: 30
D: 10
答案: 【 100 】

32、 问题:若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第12张
选项：
A: 4
B: 50
C: 200
D: 1200
答案: 【 50 】

33、 问题:若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第13张
选项：
A:50
B: 200
C: 1300
D: 2600
答案: 【50 】

34、 问题:若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）接近于多少个内部标准门级联的延迟时间 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第14张
选项：
A:2
B: 33
C: 700
D: 1350
答案: 【 700 】

35、 问题:若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间  数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第15张
选项：
A: 300
B: 40
C: 10
D: 2
答案: 【 40 】

36、 问题:若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第16张
选项：
A: 2
B:15
C: 60
D: 400
答案: 【15 】

37、 问题:若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间A 15 B 60 C 240 D 800 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第17张
选项：
A: 15
B: 60
C: 240
D: 800
答案: 【 15 】

38、 问题:对于CMOS结构的NAND2器件，下列说法哪些是正确的
选项：
A:该器件有2个输入端
B:该器件使用6个MOS器件
C:该器件使用2个PMOS
D:该器件中NMOS器件为串联
答案: 【该器件有2个输入端;
该器件使用2个PMOS;
该器件中NMOS器件为串联】

39、 问题:下列器件中，哪些属于CMOS片内基本单元
选项：
A: INV
B: BUFFER
C: AND2
D:NOR2
答案: 【 INV ;
NOR2 】

40、 问题:关于标准门，下列说法中哪些是正确的
选项：
A: 标准门包含AND2，OR2和INV
B: 标准门只包含NAND2和NOR2
C:反相器成本相当于1/3标准门
D: 标准门需要使用6个最小晶体管
答案: 【 标准门只包含NAND2和NOR2;
反相器成本相当于1/3标准门;
标准门需要使用6个最小晶体管】

41、 问题:关于集成块的输出单元，下列说法中正确的是
选项：
A: 输出单元成本和延迟远大于内部所有单元之和
B: 输出单元一定是大驱动反相器
C: 输出单元的驱动能力通常为内部驱动能力的上千倍以上
D: 中小规模集成块的时间延迟主要取决于输出单元设计
答案: 【 输出单元一定是大驱动反相器;
输出单元的驱动能力通常为内部驱动能力的上千倍以上;
中小规模集成块的时间延迟主要取决于输出单元设计】

42、 问题:下列输入输出关系中，哪些表达了基本逻辑单元
选项：
A: 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第18张
B: 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第19张
C: 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第20张
D: 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第21张
答案: 【 数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第18张 ;
数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第20张 】

43、 问题:一个CMOS器件由4个MOS器件构成，它可能是
选项：
A: NAND2
B: AND2
C: INV
D: BUFFER
答案: 【 NAND2 ;
BUFFER】

如需购买完整答案，请点击下方红字：

点击这里，购买完整版答案

为了方便下次阅读，建议在浏览器添加书签收藏本网页

添加书签方法：

1.电脑按键盘的Ctrl键+D键即可收藏本网页

2.手机浏览器可以添加书签收藏本网页

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第24张

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第25张

获取更多慕课答案，欢迎在浏览器访问我们的网站：http://mooc.mengmianren.com

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第26张

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第27张

注：请切换至英文输入法输入域名，如果没有成功进入网站，请输入完整域名：http://mooc.mengmianren.com/

我们的公众号

打开手机微信，扫一扫下方二维码，关注微信公众号：萌面人APP

本公众号可查看各种网课答案，还可免费查看大学教材答案

点击这里，可查看公众号功能介绍

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第28张

APP下载

点击这里下载萌面人APP,使用更方便！

APP功能说明

1.可查看各种网课答案

点击【萌面人官网】，可查看知到智慧树，超星尔雅学习通，学堂在线等网课答案

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第29张

点击【中国大学慕课答案】，可查看mooc慕课答案

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第30张

2.可一键领取淘宝/天猫/京东/拼多多无门槛优惠券

如图所示，点击对应图标即可领取淘宝/天猫/京东/拼多多无门槛优惠券

数值逻辑设计及应用(电子科技大学) 中国大学慕课答案2024版100分完整版第31张

 

签荡使疏碑快怠脊枷扇概黄钳