若假设最小晶体管栅极电容导致的时间延迟为，使用片内基本单元实现逻辑函数y=a+b.c’时，当信号从c到y的传递延迟时间为ABCD