若集成块内部为驱动单元提供的驱动能力为X，最小反相器（X）延迟时间为，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于ABCD