咀帝可壤孩悲档哆码涣饭廓敌
第一章 绪论
随堂测验1
1、多选题：
本课程的先进性主要体现在哪些方面？
选项：
A: 硬件
B: 软件
C: 元器件
D: 方法
答案: 【 元器件;
方法】
随堂测验2
1、多选题：
数字系统的优越性主要表现在：
选项：
A: 结果再现性
B: 精度更高
C: 易于设计
D: 可编程性
答案: 【 结果再现性;
精度更高;
易于设计;
可编程性】
随堂测验3
1、单选题：
FPGA的含义是什么？
选项：
A: 可编程阵列逻辑
B: 可编程逻辑器件
C: 复杂可编程逻辑器件
D: 现场可编程门阵列
答案: 【 现场可编程门阵列】
随堂测验4
1、单选题：
通常定义的中规模集成 电路包含门的个数是：
选项：
A: 1-20
B: 20-200
C: 200-2000
D: 2000-10000
答案: 【 20-200】
2、多选题：
最基本的组合电路器件有：
选项：
A: 与门
B: 或门
C: 与非门
D: 非门
答案: 【 与门;
或门;
非门】
3、多选题：
最基本的时序电路器件有：
选项：
A: 寄存器
B: 锁存器
C: 计数器
D: 触发器
答案: 【 锁存器;
触发器】
第二章 数制与编码
第1、2章单元测验
1、单选题：
十进制数 120 对应的二进制数是：
选项：
A: 111000
B: 1111000
C: 1110110
D: 1111010
答案: 【 1111000】
2、单选题：
十进制数 16.68 对应的十六进制数是：
选项：
A: 10.BA
B: 12.CD
C: 11.EF
D: 10.AE
答案: 【 10.AE】
3、单选题：
十进制数 38.75 对应的8421BCD码是：
选项：
A: 111000.01110101
B: 00111000.01110101
C: 111000.01010111
D: 00110111.01100100
答案: 【 00111000.01110101】
4、单选题：
十进制数 +45 对应的二进制补码是：
选项：
A: 10101101
B: 00010110
C: 00101101
D: 10110110
答案: 【 00101101】
5、单选题：
十进制数 -47 对应的二进制补码是：
选项：
A: 11010001
B: 11010101
C: 11010011
D: 10100110
答案: 【 11010001】
6、单选题：
十进制数 178.5 对应的余3码是：
选项：
A: 000101111000.0101
B: 010001111000.0101
C: 010010101011.1000
D: 010010101110.1001
答案: 【 010010101011.1000】
7、单选题：
十进制数 22.37 对应的二进制数是：
选项：
A: 10110.0101111
B: 10010.01011
C: 10110.11010
D: 10010.010110
答案: 【 10110.0101111】
8、单选题：
二进制数 100110.11 对应的十六进制数是：
选项：
A: 92.3
B: 26.6
C: 46.3
D: 26.C
答案: 【 26.C】
9、单选题：
二进制数 01000010 对应的格雷码是：
选项：
A: 10001100
B: 01110011
C: 01100011
D: 10110011
答案: 【 01100011】
10、单选题：
二进制数 101111.0111 对应的八进制数是：
选项：
A: 233.23
B: 57.34
C: 274.26
D: 236.34
答案: 【 57.34】
11、多选题：
两个二进制数 的补码相加，有溢出的是：
选项：
A: 01001110+00100011
B: 01000011+01001000
C: 11010111+11001000
D: 10101111+11001111
答案: 【 01000011+01001000;
10101111+11001111】
12、多选题：
与模拟电路相比，数字系统的优越性主要体现在：
选项：
A: 稳定可靠
B: 精度更高
C: 易于设计
D: 速度更快
答案: 【 稳定可靠;
精度更高;
易于设计】
13、多选题：
构成数字电路最基本的器件主要有：
选项：
A: 加法器
B: 门电路
C: 触发器
D: 计数器
答案: 【 门电路;
触发器】
14、多选题：
数字设计的层次主要有：
选项：
A: IC 制造过程级
B: 晶体管级
C: 门电路结构级
D: 逻辑设计级
答案: 【 IC 制造过程级 ;
晶体管级;
门电路结构级;
逻辑设计级】
15、多选题：
二进制加法运算包含的输入、输出变量有：
选项：
A: 进位输入: C in
B: 进位输出 C out
C: 本位差: D
D: 本位和: S
答案: 【 进位输入: C in;
进位输出 C out ;
本位和: S】
随堂测验1
1、单选题：
完成下面的数制转换：（9E.7A）16 =（?）2
选项：
A: 10011110.1101010
B: 10011010.01111011
C: 10011110.01111010
D: 10001110.01111100
答案: 【 10011110.01111010】
2、单选题：
完成下面的数制转换：（36.5C）16 =（?）8
选项：
A: 00110110.01011100
B: 66.27
C: 152.56
D: 33.134
答案: 【 66.27】
3、单选题：
完成下面的数制转换：（2851）10 =（?）16
选项：
A: D35
B: C26
C: B37
D: B23
答案: 【 B23】
随堂测验2
1、单选题：
十进制数（+25）的8位符号-数值码、二进制反码、二进制补码分别是：
选项：
A: 00011001，01100110，01100111
B: 00011001，01100111，01100110
C: 00011001，00011001，00011001
D: 00011001，11100110，11100111
答案: 【 00011001，00011001，00011001】
2、单选题：
十进制数（-42）的8位符号-数值码、二进制反码、二进制补码分别是：
选项：
A: 10101010，10101011，10101100
B: 10101010，11010101，11010110
C: 10101010，11010110，11010101
D: 10101010，11010111，11010110
答案: 【 10101010，11010101，11010110】
随堂测验3
1、多选题：
下面8位二进制补码数相加时发生溢出的是：
选项：
A: 10111111+11011111
B: 11001100+10101010
C: 01011101+00110001
D: 11101001+10101100
答案: 【 11001100+10101010 ;
01011101+00110001】
随堂测验4
1、单选题：
（1001011000100011.10000111）8421BCD码对应的2421BCD码是：
选项：
A: 1111011000100011.11101101
B: 1111011010000011.11100111
C: 1001011010000011.10001101
D: 1111110000100011.11101101
答案: 【 1111110000100011.11101101】
2、单选题：
十进制数（2743.85）10转换成的余3码是：
选项：
A: 0010011101000011.10000101
B: 1000011101000011.11100101
C: 0101101001110110.10111000
D: 0101101101000011.10101100
答案: 【 0101101001110110.10111000】
随堂测验5
1、单选题：
二进制数：（10010111）2 转换成格雷码为：（？）Gray
选项：
A: 11011110
B: 10011001
C: 11011100
D: 11011010
答案: 【 11011100】
第三章 数字电路
第3章单元测试
1、单选题：
使用片内基本单元实现逻辑函数 y=a+b.c’ 需要使用多少个最小晶体管
选项：
A: 6
B: 10
C: 14
D: 18
答案: 【 18】
2、单选题：
若假设最小晶体管栅极电容导致的时间延迟为1，使用片内基本单元实现逻辑函数 y=a+b.c’ 时，当信号从c到y的传递延迟时间为
选项：
A: 6
B: 8
C: 10
D: 12
答案: 【 8】
3、单选题：
下图逻辑单元实现的功能为
选项：
A: y=a.(b+c)’
B: y=(a.(b+c))’
C: y=a+b.c’
D: y=(a+b.c)’
答案: 【 y=(a.(b+c))’ 】
4、单选题：
下图逻辑单元实现的功能为
选项：
A: y=(a+b).(c+d)
B: y=(a.b+c.d)’
C: y=a.b+ c.d
D: y=((a+b).(c+d))’
答案: 【 y=(a+b).(c+d) 】
5、单选题：
在5V电源条件下，若电平容限为0.5V，考虑对等性设计指标，采用开路门设计的反相器使用的最小晶体管数量为采用CMOS结构设计的多少倍
选项：
A: 0.5
B: 2
C: 5
D: 10
答案: 【 5】
6、单选题：
电路结构如图所示，该电路是
选项：
A: INV
B: NAND2
C: BUFFER
D: OR2
答案: 【 BUFFER 】
7、单选题：
电路结构如图所示，该电路是
选项：
A: AND2
B: NAND2
C: BUFFER
D: NOR2
答案: 【 NOR2】
8、单选题：
下图逻辑单元实现的功能为
选项：
A: y=a+b+c
B: y=(a+b+c)’
C: y=a.b.c
D: y=(a.b.c)’
答案: 【 y=(a.b.c)’】
9、单选题：
下图逻辑单元实现的功能为
选项：
A: y=a.b+c
B: y=(a.b+c)’
C: y=a+b.c
D: y=(a+b.c)’
答案: 【 y=(a.b+c)’ 】
10、单选题：
下图逻辑单元实现的功能为
选项：
A: y=a.(b+c)
B: y=(a.(b+c))’
C: y=a+b.c’
D: y=(a+b.c)’
答案: 【 y=a.(b+c) 】
11、单选题：
下图逻辑单元实现的功能为
选项：
A: y=(a+b).(c+d)
B: y=(a.b+c.d)’
C: y=a.b+ c.d
D: y=((a+b).(c+d))’
答案: 【 y=((a+b).(c+d))’】
12、单选题：
下图逻辑单元实现的功能为
选项：
A: y=(a+b).(c+d)
B: y=(a.c+b.d)’
C: y=a.b+ c.d
D: y=((a+c).(b+d))’
答案: 【 y=(a.c+b.d)’ 】
13、单选题：
当电源为5V时，若CMOS反相器的输入电压为2V，输出电压的可能值为
选项：
A: 1V
B: 2V
C: 3V
D: 4V
答案: 【 4V】
14、单选题：
当电源为5V时，若CMOS反相器的输入电压为3V，输出电压的可能值为
选项：
A: 1V
B: 2V
C: 3V
D: 4V
答案: 【 1V】
15、单选题：
当电源为5V时，若CMOS缓冲器的输入电压为2V，输出电压的可能值为
选项：
A: 1V
B: 2V
C: 3V
D: 4V
答案: 【 1V】
16、单选题：
当电源为5V时，若CMOS缓冲器的输入电压为3V，输出电压的可能值为
选项：
A: 1V
B: 2V
C: 3V
D: 4V
答案: 【 4V】
17、单选题：
若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则高电平噪声容限为
选项：
A: 0.5V
B: 1.1V
C: 2.1V
D: 3.2V
答案: 【 1.1V 】
18、单选题：
若CMOS单元的设计指标为：输入高电平最小值 2.8V 输入低电平最大值 2.3V输出高电平最小值 3.9V 输出低电平最大值 0.7V则低电平噪声容限为
选项：
A: 0.5V
B: 1.1V
C: 1.6V
D: 3.2V
答案: 【 1.6V 】
19、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则高电平驱动能力为
选项：
A: 20
B: 14.7
C: 13.3
D: 22
答案: 【 13.3 】
20、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，NMOS导通电阻为100，PMOS导通电阻为150，则低电平驱动能力为
选项：
A: 20
B: 14.7
C: 13.3
D: 22
答案: 【 22】
21、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则NMOS导通电阻为
选项：
A: 220
B: 275
C: 200
D: 250
答案: 【 220 】
22、单选题：
设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平容限为2V，输出低电平容限为2.2V，高电平驱动能力为8mA，低电平驱动能力为10mA，则PMOS导通电阻为
选项：
A: 220
B: 250
C: 270
D: 290
答案: 【 250 】
23、单选题：
对简单逻辑单元的集成通常称为
选项：
A: LSI
B: MSI
C: SSI
D: VLSI
答案: 【 SSI 】
24、单选题：
对常用功能运算单元的集成通常称为
选项：
A: LSI
B: MSI
C: SSI
D: VLSI
答案: 【 MSI 】
25、单选题：
片上复杂系统SOC的设计通常属于
选项：
A: LSI
B: MSI
C: SSI
D: VLSI
答案: 【 VLSI 】
26、单选题：
采用FPGA进行复杂数字系统的可编程设计通常属于
选项：
A: VLSI
B: MSI
C: SSI
D: LSI
答案: 【 VLSI 】
27、单选题：
在片内CMOS单元中，从输出到电源的某条支路上存在3个MOS器件，需要使用多少个最小晶体管
选项：
A: 3
B: 6
C: 9
D: 12
答案: 【 9】
28、单选题：
在片内CMOS单元中，从输出到地的某条支路上存在4个MOS器件，需要使用多少个最小晶体管
选项：
A: 16
B: 12
C: 8
D: 4
答案: 【 16】
29、单选题：
INV的成本约为标准门的
选项：
A: 一半
B: 三分之一
C: 四分之一
D: 五分之一
答案: 【 三分之一 】
30、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于
选项：
A: 400
B: 1000
C: 2000
D: 4000
答案: 【 2000 】
31、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于
选项：
A: 1000
B: 100
C: 30
D: 10
答案: 【 100 】
32、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于
选项：
A: 4
B: 50
C: 200
D: 1200
答案: 【 50 】
33、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）最接近于
选项：
A: 50
B: 200
C: 1300
D: 2600
答案: 【 50 】
34、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）接近于多少个内部标准门级联的延迟时间
选项：
A: 2
B: 33
C: 700
D: 1350
答案: 【 700 】
35、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间
选项：
A: 300
B: 40
C: 10
D: 2
答案: 【 40 】
36、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间
选项：
A: 2
B: 15
C: 60
D: 400
答案: 【 15 】
37、单选题：
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力)，该输出单元的延迟时间（从a到y）相当于多少个内部标准门级联的延迟时间
A 15 B 60 C 240 D 800
选项：
A: 15
B: 60
C: 240
D: 800
答案: 【 15 】
38、多选题：
对于CMOS结构的NAND2器件，下列说法哪些是正确的
选项：
A: 该器件有2个输入端
B: 该器件使用6个MOS器件
C: 该器件使用2个PMOS
D: 该器件中NMOS器件为串联
答案: 【 该器件有2个输入端;
该器件使用2个PMOS;
该器件中NMOS器件为串联】
39、多选题：
下列器件中，哪些属于CMOS片内基本单元
选项：
A: INV
B: BUFFER
C: AND2
D: NOR2
答案: 【 INV ;
NOR2 】
40、多选题：
关于标准门，下列说法中哪些是正确的
选项：
A: 标准门包含AND2，OR2和INV
B: 标准门只包含NAND2和NOR2
C: 反相器成本相当于1/3标准门
D: 标准门需要使用6个最小晶体管
答案: 【 标准门只包含NAND2和NOR2;
反相器成本相当于1/3标准门;
标准门需要使用6个最小晶体管】
41、多选题：
关于集成块的输出单元，下列说法中正确的是
选项：
A: 输出单元成本和延迟远大于内部所有单元之和
B: 输出单元一定是大驱动反相器
C: 输出单元的驱动能力通常为内部驱动能力的上千倍以上
D: 中小规模集成块的时间延迟主要取决于输出单元设计
答案: 【 输出单元一定是大驱动反相器;
输出单元的驱动能力通常为内部驱动能力的上千倍以上;
中小规模集成块的时间延迟主要取决于输出单元设计】
42、多选题：
下列输入输出关系中，哪些表达了基本逻辑单元
选项：
A:
B:
C:
D:
答案: 【
;
】
43、多选题：
一个CMOS器件由4个MOS器件构成，它可能是
选项：
A: NAND2
B: AND2
C: INV
D: BUFFER
答案: 【 NAND2 ;
BUFFER】
44、多选题：
一个CMOS器件由6个MOS器件构成，它可能是
选项：
A: NOR2
B: BUFFER
C: NAND3
D: AND2
答案: 【 NAND3 ;
AND2】
45、多选题：
CMOS反相器电压转移特性如图所示
下列说法中哪些是正确的
选项：
A: 输入高电平容限为2.5–5V
B: 输入高电平最小值为3.2V
C: 输出低电平容限为0–0.3V
D: 输入低电平容限为0–1.8V
E: 正确
F: 正确
答案: 【 输入高电平最小值为3.2V;
输出低电平容限为0–0.3V;
输入低电平容限为0–1.8V ;
正确;
正确】
46、多选题：
关于CMOS数字集成电路中的功耗，下列说法哪些是正确的
选项：
A: 主要为动态功耗
B: 与 器件单元中的电容总量正比
C: 与发生状态变化的电容总量正比
D: 与单位时间内的状态变化次数正比
答案: 【 主要为动态功耗;
与发生状态变化的电容总量正比;
与单位时间内的状态变化次数正比】
47、多选题：
设最小晶体管栅极电容导致的延迟时间为1，下列单元器件的延迟时间正确的是
选项：
A: INV延迟时间为2
B: NAND2延迟时间为4
C: OR2延迟时间为4
D: 标准门延迟时间为3
答案: 【 INV延迟时间为2;
标准门延迟时间为3】
48、多选题：
下列说法中哪些是正确的
选项：
A: 当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件
B: 当集成块接收较远距离单元的信号时，通常采用简单缓冲输入的器件
C: 当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件
D: 当集成块输出驱动有源模拟电路时，应该选用较大功率集成器件
答案: 【 当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件;
当集成块输出驱动有源模拟电路时，应该选用较大功率集成器件】
49、判断题：
在CMOS结构中，当2个输入控制的NMOS器件构成串联时，这2个变量控制的PMOS器件一定是并联；
选项：
A: 正确
B: 错误
答案: 【 正确】
50、判断题：
在CMOS结构中，当2个输入控制的PMOS器件构成串联时，这2个变量进行与运算；
选项：
A: 正确
B: 错误
答案: 【 错误】
51、判断题：
CMOS结构形成的NAND4中，所有PMOS器件都形成并联
选项：
A: 正确
B: 错误
答案: 【 正确】
52、判断题：
CMOS结构形成的NOR3中，所有PMOS器件都形成并联
选项：
A: 正确
B: 错误
答案: 【 错误】
53、判断题：
开路门结构单元输出在未接上拉电阻时，只能输出低电平状态；
选项：
A: 正确
B: 错误
答案: 【 错误】
54、判断题：
连接有上拉电阻的开路门单元的可能输出状态为高阻态、低电平状态和高电平状态。
选项：
A: 正确
B: 错误
答案: 【 错误】
55、判断题：
2个独立的开路门单元输出相互连接时，表现为对输出进行与运算
选项：
A: 正确
B: 错误
答案: 【 正确】
56、判断题：
2个独立的CMOS单元的输出不能进行相互连接
选项：
A: 正确
B: 错误
答案: 【 正确】
57、判断题：
当电源为5V时，高于2.5V的电压为高电平
选项：
A: 正确
B: 错误
答案: 【 错误】
58、判断题：
当电源为5V时，低于2.5V的电压为低电平
选项：
A: 正确
B: 错误
答案: 【 错误】
59、判断题：
当电源为5V时，高于3.5V的电压为高电平
选项：
A: 正确
B: 错误
答案: 【 错误】
60、判断题：
当电源为5V时，低于1.5V的电压为低电平
选项：
A: 正确
B: 错误
答案: 【 错误】
61、判断题：
CMOS单元的输入高电平容限一定大于输出高电平容限
选项：
A: 正确
B: 错误
答案: 【 正确】
62、判断题：
CMOS单元的输入低电平容限一定小于输出低电平容限
选项：
A: 正确
B: 错误
答案: 【 错误】
63、判断题：
CMOS单元的输入高电平最小值一定低于输出高电平最小值
选项：
A: 正确
B: 错误
答案: 【 正确】
64、判断题：
CMOS单元的输入低电平最大值一定低于输出低电平最小值
选项：
A: 正确
B: 错误
答案: 【 错误】
65、判断题：
对CMOS单元器件，当输入电压不变，输出端电流增加时，输出高电平下降
选项：
A: 正确
B: 错误
答案: 【 正确】
66、判断题：
对CMOS单元器件，当输入电压不变，输出端电流增加时，输出低电平下降
选项：
A: 正确
B: 错误
答案: 【 错误】
67、判断题：
当CMOS单元的输入电压在电平容限内波动时，输出电压的波动幅度一定小于输入电压的波动幅度
选项：
A: 正确
B: 错误
答案: 【 正确】
68、判断题：
当CMOS单元的输入电压偏离理想电平时，输出电压可能比输入电压更偏离理想值
选项：
A: 正确
B: 错误
答案: 【 错误】
69、判断题：
在同一芯片上制作大量晶体管就称为集成电路
选项：
A: 正确
B: 错误
答案: 【 错误】
70、判断题：
CMOS逻辑单元完全由晶体管在电路板上连接构成
选项：
A: 正确
B: 错误
答案: 【 错误】
71、判断题：
CMOS数字集成电路是全晶体管电路
选项：
A: 正确
B: 错误
答案: 【 正确】
72、判断题：
集成电路需要晶体管连接形成功能单元后再进行封装
选项：
A: 正确
B: 错误
答案: 【 正确】
73、判断题：
将大量单元封装在集成块中，可能导致电路可靠性下降
选项：
A: 正确
B: 错误
答案: 【 错误】
74、判断题：
将大量单元封装在集成块中，可能导致电路抗干扰性提高
选项：
A: 正确
B: 错误
答案: 【 正确】
75、判断题：
将大量单元封装在集成块中，导致数字系统的成本提高
选项：
A: 正确
B: 错误
答案: 【 错误】
76、判断题：
将大量单元封装在集成块中，导致数字系统的性能提高
选项：
A: 正确
B: 错误
答案: 【 正确】
77、判断题：
对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力与低电平驱动能力相同
选项：
A: 正确
B: 错误
答案: 【 错误】
78、判断题：
对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍
选项：
A: 正确
B: 错误
答案: 【 正确】
79、判断题：
对CMOS结构的NAND3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，低电平驱动能力是高电平驱动能力的3倍
选项：
A: 正确
B: 错误
答案: 【 错误】
80、判断题：
对CMOS结构的NOR3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，高电平驱动能力是低电平驱动能力的3倍
选项：
A: 正确
B: 错误
答案: 【 错误】
81、判断题：
集成块的输入端通常需要采用缓冲设计
选项：
A: 正确
B: 错误
答案: 【 正确】
82、判断题：
集成块输入缓冲设计通常可以降低器件的输入电容
选项：
A: 正确
B: 错误
答案: 【 正确】
83、判断题：
集成块输入缓冲设计可以减少器件单元的时间延迟
选项：
A: 正确
B: 错误
答案: 【 错误】
84、判断题：
集成块输入缓冲设计一定可以提高器件的输入电阻
选项：
A: 正确
B: 错误
答案: 【 错误】
85、判断题：
集成块输入缓冲设计可以减弱片外噪声对内部电路的影响
选项：
A: 正确
B: 错误
答案: 【 正确】
86、判断题：
集成块输入缓冲设计可能延长状态变化的过渡时间
选项：
A: 正确
B: 错误
答案: 【 错误】
87、判断题：
集成块输入缓冲设计主要分为简单缓冲和施密特缓冲两种形式
选项：
A: 正确
B: 错误
答案: 【 正确】
88、判断题：
集成块输入简单缓冲输入电阻较小
选项：
A: 正确
B: 错误
答案: 【 错误】
89、判断题：
集成块输入简单缓冲输入端不允许悬置
选项：
A: 正确
B: 错误
答案: 【 正确】
90、判断题：
集成块输入施密特缓冲能够形成电压滞回特性
选项：
A: 正确
B: 错误
答案: 【 正确】
91、判断题：
集成块输入施密特缓冲输入电阻较小
选项：
A: 正确
B: 错误
答案: 【 正确】
92、判断题：
集成块输入施密特缓冲有助于消除输入噪声在输出端形成的波动
选项：
A: 正确
B: 错误
答案: 【 正确】
93、判断题：
集成块输出需要的驱动能力远大于内部单元的驱动能力
选项：
A: 正确
B: 错误
答案: 【 正确】
94、判断题：
集成块的输出单元通常为标准门单元
选项：
A: 正确
B: 错误
答案: 【 错误】
95、判断题：
集成块输出一定采用缓冲器输出，直接输出的器件一定是大驱动反相器
选项：
A: 正确
B: 错误
答案: 【 正确】
96、判断题：
数字集成电路中，大驱动器件只有反相器
选项：
A: 正确
B: 错误
答案: 【 正确】
97、判断题：
集成块输出单元的时间延迟可能为内部单元的数百倍
选项：
A: 正确
B: 错误
答案: 【 错误】
98、判断题：
集成块输出单元的逻辑面积至少为内部标准门面积的数百倍以上
选项：
A: 正确
B: 错误
答案: 【 正确】
99、判断题：
在大驱动输出单元设计时，通常采用逐渐增加缓冲驱动设计以缩短延迟时间
选项：
A: 正确
B: 错误
答案: 【 正确】
100、判断题：
集成块的成本和延迟时间主要取决于输出单元
选项：
A: 正确
B: 错误
答案: 【 错误】
101、判断题：
当集成块输入模拟信号时，主要应该选择具有抗干扰设计的集成块
选项：
A: 正确
B: 错误
答案: 【 正确】
102、判断题：
当集成块输入数字信号时，主要应该选择输入电流低的集成块
选项：
A: 正确
B: 错误
答案: 【 正确】
103、判断题：
当集成块输入数字信号时，主要应该选择输入电阻低的集成块
选项：
A: 正确
B: 错误
答案: 【 错误】
104、判断题：
当集成块接收临近单元的信号时，通常采用具有施密特缓冲输入的器件
选项：
A: 正确
B: 错误
答案: 【 错误】
105、判断题：
当集成块接收较远距离单元的信号时，通常采用简单缓冲输入的器件
选项：
A: 正确
B: 错误
答案: 【 错误】
106、判断题：
当集成块输出驱动CMOS数字电路时，应该选用小功率集成器件
选项：
A: 正确
B: 错误
答案: 【 正确】
107、判断题：
当集成块输出驱动有源模拟电路时，应该选用小功率集成器件
选项：
A: 正确
B: 错误
答案: 【 错误】
108、判断题：
当集成块输出驱动无源模拟电路时，应该选用较大功率集成器件
选项：
A: 正确
B: 错误
答案: 【 正确】
109、判断题：
当集成块输出驱动发光显示电路时，应该选用较大功率集成器件
选项：
A: 正确
B: 错误
答案: 【 正确】
110、判断题：
当集成块输出驱动无源模拟电路时，该电路等效电阻不能过低
选项：
A: 正确
B: 错误
答案: 【 正确】
111、判断题：
当集成块输出驱动无源模拟电路时，该电路等效电阻不能过高
选项：
A: 正确
B: 错误
答案: 【 错误】
112、判断题：
当集成块输出驱动无源模拟电路时，主要考虑低电平输出的匹配设计
选项：
A: 正确
B: 错误
答案: 【 错误】
113、判断题：
当集成块输出驱动无源模拟电路时，主要考虑高电平输出的匹配设计
选项：
A: 正确
B: 错误
答案: 【 正确】
114、判断题：
当集成块输出驱动有源模拟电路时，该电路等效电压源不能低于集成块高电平输出最小值
选项：
A: 正确
B: 错误
答案: 【 错误】
115、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 12】
116、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 18】
117、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 13】
118、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 11】
119、填空题：
在CMOS基本结构中，每个输入控制（ ）个MOS器件
答案: 【 2】
120、填空题：
在一个CMOS器件单元中，如果NMOS器件有3个，则PMOS器件有（ ）个
答案: 【 3】
121、填空题：
采用CMOS结构设计的3输入与非门NAND3中含有（ ）个MOS器件
答案: 【 6】
122、填空题：
采用开路门设计的3输入或非门NOR3中含有（ ）个MOS器件
答案: 【 3】
123、填空题：
采用CMOS结构实现逻辑运算 y=a+b.c时，使用（ ）个MOS器件
答案: 【 8】
124、填空题：
采用CMOS结构实现逻辑运算 y=a’+b.c时，使用（ ）个MOS器件
答案: 【 10】
125、填空题：
在5V电源时，对采用对等性设计的CMOS单元，若输出高电平最小值为4V，则输出低电平最大值为（ ）V
答案: 【 1】
126、填空题：
在5V电源时，对采用对等性设计的CMOS单元，若输入高电平最小值为2.8V，则输入低电平最大值为（ ）V
答案: 【 2.2】
127、填空题：
对CMOS结构的NAND4，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，若高电平驱动能力是4mA，低电平驱动为（ ）mA
答案: 【 1】
128、填空题：
对CMOS结构的NOR3，若每个MOS器件的导通电阻完全相同，当高电平容限与低电平容限相同时，若高电平驱动能力是2mA，低电平驱动为（ ）mA
答案: 【 6】
129、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 4】
130、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 6】
131、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 10】
132、填空题：
片内设计时使用下图所示的CMOS结构，需要使用（ ）个最小晶体管
答案: 【 12】
133、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 2】
134、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 4】
135、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 3】
136、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）
答案: 【 3】
137、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 5】
138、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）
答案: 【 5】
139、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 6】
140、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 6】
141、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（ ）
答案: 【 8】
142、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）
答案: 【 10】
143、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）
答案: 【 10】
144、填空题：
假设最小晶体管栅极导致的时间延迟为1，下列电路中从a到y的信号传递延迟为（）
答案: 【 12】
145、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，当反馈系数A=5时，上升转换电平VT+应为（ ）V
答案: 【 3】
146、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，当反馈系数A=5时，下降转换电平VT-应为（ ）V
答案: 【 2】
147、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，若要求上升转换电平VT+为3.5V ,则反馈系数应为（ ）
答案: 【 2.5】
148、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，若要求下降转换电平VT+为1.5 V ,则反馈系数应为（ ）
答案: 【 2.5】
149、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，若要求电压滞回区间VT+-VT-为1 V ,则反馈系数应为（ ）
答案: 【 5】
150、填空题：
施密特缓冲可以由简单缓冲添加电阻反馈构成。设电源为5V，简单缓冲的转换电平VT为2.5V，若要求电压滞回区间VT+-VT-为2 V ,则反馈系数应为（ ）
答案: 【 2.5】
如需购买完整答案，请点击下方红字：
为了方便下次阅读，建议在浏览器添加书签收藏本网页
添加书签方法：
1.电脑按键盘的Ctrl键+D键即可收藏本网页
2.手机浏览器可以添加书签收藏本网页
获取更多慕课答案，欢迎在浏览器访问我们的网站：http://mooc.mengmianren.com
注：请切换至英文输入法输入域名，如果没有成功进入网站，请输入完整域名：http://mooc.mengmianren.com/
我们的公众号
打开手机微信，扫一扫下方二维码，关注微信公众号：萌面人APP
本公众号可查看各种网课答案，还可免费查看大学教材答案
点击这里，可查看公众号功能介绍
APP下载
APP功能说明
1.可查看各种网课答案
点击【萌面人官网】，可查看知到智慧树，超星尔雅学习通，学堂在线等网课答案
点击【中国大学慕课答案】，可查看mooc慕课答案
2.可一键领取淘宝/天猫/京东/拼多多无门槛优惠券
如图所示，点击对应图标即可领取淘宝/天猫/京东/拼多多无门槛优惠券
醒亲混璃群坎握肋庞侠反慈伐