碉彻卑鄙平戮前施稻痛鄙坟催
算垃练缮超谓钾跨罚草铃课枪
绪论 单元测试
1、
EDA的含义是
A:电子设计自动化
B:电子系统设计自动化
C:计算机辅助设计
D:计算机辅助工程
答案: 电子设计自动化
第一章 单元测试
1、
基于硬件描述语言的数字系统设计目前最常用的设计方法是（ ）设计法。
A:自底向上
B:自顶向下
C:层次化
D:顶层设计
答案: 自顶向下
2、
综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。下面关于综合的描述错误的是
A:综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
B:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
C:综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。
D:综合是纯软件的转换过程，与器件硬件结构无关。
答案: 综合是纯软件的转换过程，与器件硬件结构无关。
3、
下列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程
A:原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
B:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
C:原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试
D:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
答案: 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
4、
IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（ ）。
A:硬IP
B: 固IP
C: 软IP
D: 都不是
答案: 软IP
第二章 单元测试
1、
完整的VHDL设计实体的基本结构包括库、（ ）、（ ）、（ ）四个部分
A:程序包
B:实体
C:结构体
D:进程
答案: 程序包;实体;结构体
2、
位类型（BIT）的取值只有两种：（ ）和（ ）。
A:‘1’
B:‘0’
C:‘Z’
D:‘-’
答案: ‘1’;‘0’
3、
标准逻辑位数据类型STD_LOGIC常用的数值有（ ）、（ ）、（ ）等。
A:‘1’
B:‘0’
C:‘Z’
D:‘-’
答案: ‘1’;‘0’;‘Z’;‘-’
4、
元件例化语句有（ ）条语句构成。该语句用于VHDL层次化设计。
A:1
B:2
C:3
D:4
答案: 2
5、
IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述：
A:完全条件
B:不完全条件
C:既可以是完全条件也可以是不完全条件
答案: 完全条件
如需购买完整答案，请点击下方红字：
获取更多网课答案，请点击这里，进入www.mengmianren.com
娇歪超拎田净伸鸡时侩扫顽厩
锻搞惺锻俺课碳迁镰俏群坪狠